W logice elektronicznej i cyfrowej integralność sygnału ekspresji lub IF (dla integralności sygnału w języku angielskim) odnosi się do jakości sygnału elektrycznego, który jest niezbędny, aby system spełniał zadanie, do którego został zaprojektowany.
Troska o integralność sygnału pojawia się przy projektowaniu nowego urządzenia elektronicznego podczas przechodzenia od schematu blokowego do rysunku jego materialnej realizacji. Przy częstotliwościach powyżej 100 MHz ( Bogatin 2009 , s. 3) nie możemy już lekceważyć, jak na schemacie, charakterystyki elektrycznej połączeń między komponentami: pojedynczy przewodnik ma rezystancję i reaktancję, aw ich szczelnej sieci każdy z nich przeszkadza przynajmniej z najbliższymi. Schemat blokowy generalnie nie przedstawia zasilania obwodów; może to jednak wpływać na sygnał poprzez zmianę napięć odniesienia.
W przewodnikach sygnał elektryczny rozchodzi się z mniej więcej połową prędkości światła, które zredukowane do rozmiaru obwodu daje 15 cm / ns : przy dużych szybkościach czas potrzebny na przejście sygnału z jednego elementu do drugiego nie jest bez znaczenia . Związek pomiędzy opóźnieniem pomiędzy dwoma elementami i okres odnowienia sygnału logicznego jest ważnym wskaźnikiem charakteru przewidywanych problemów.
Integralność sygnału jest wtedy wymogiem przy integracji systemów elektronicznych i ich działaniu.
W elektronice logicznej, czy to cyfrowej, czy jako część automatyki , sygnały mogą mieć w danym momencie wyłącznie dwie wartości, 0 lub 1. Sygnał elektryczny, który musi reprezentować te wartości, jest wielkością - najczęściej napięciem - która zmienia się w skali ciągłej. Obwód odbiornika przekształca w określonym momencie średnią wartość elektryczną tego sygnału w pewnym okresie czasu na wartość logiczną. W trakcie nadawania sygnału elektrycznego, tle obwodu szum , zakłócenia , liniowe lub nieliniowe zakłócenia , straty opóźnienia i inne niepożądane efekty wpływu na sygnały elektryczne.
O integralności sygnału mówimy wtedy, gdy sygnał elektryczny , pomimo zakłóceń, odpowiada bezbłędnie sygnałowi logicznemu .
Na krótkich dystansach, przy małej prędkości i dostatecznie daleko od innej równoległej linii, pojedynczy przewodnik może przesyłać sygnał logiczny z wystarczającą dokładnością. Na wysokim bitowej stopy, na dłuższych dystansach lub w różnych mediach, kilka efektów może pogorszyć sygnał elektryczny do punktu powodując śmiertelne błędów i awarii w systemie lub urządzeniu. Inżynieria integralności sygnału obejmuje analizę i łagodzenie tych skutków. Czynność ta ma kluczowe znaczenie dla projektowania i montażu elementów elektronicznych, od połączeń wewnętrznych układu scalonego (IC) do jego połączeń z obudową , do płytek obwodów drukowanych (PCB), płyty montażowej i połączeń - sprzęt. Chociaż wspólne tematy łączą te różne poziomy, względy praktyczne prowadzą do znacznych różnic między tymi zastosowaniami. Związek między czasem propagacji w przewodach zainteresowanych i szybkość transmisji danych jest oznaką szczególnych trudności.
Zniekształcenie The przeregulowanie The przesłuchy The Bounce grunt (w) , odbicia ostatecznie zakłócenia, utrata sygnału i szumu żywności wpływa na integralność sygnału.
Integracja systemów elektronicznych w instalacji przemysłowej wpływa na integralność sygnału, ponieważ protokoły transmisji wiążą się z dużymi szybkościami transmisji danych, na przykład w przypadku bezpośrednich połączeń światłowodowych między podzespołami. Integralność sygnału oznacza zgodność z pewną liczbą praktyk, które można znaleźć podczas eksploatacji instalacji, o ile może to prowadzić do modyfikacji, dobrowolnych lub nie.
Integralność sygnału dotyczy głównie parametrów elektrycznych przewodów i innych mediów transmisyjnych, które przenoszą sygnały w urządzeniu elektronicznym lub między dwoma urządzeniami. Kwestie wydajności są kwestią podstaw fizyki i dlatego pozostały stosunkowo niezmienione od czasu powstania elektronicznej sygnalizacji logicznej. Pierwszy transatlantycki kabel telegraficzny miał poważne problemy z integralnością sygnału. Analiza tych problemów przyniosła wiele z wielu narzędzi matematycznych, które są nadal używane do analizy problemów z integralnością sygnału, takich jak równania telegraficzne . Do 1940 roku systemy takie jak przełącznik telefoniczny Western Electric , oparte na metalowych przekaźnikach obciążonych sprężyną , doświadczały prawie wszystkich efektów, które zakłócają działanie nowoczesnych produktów cyfrowych: oscylacji, przesłuchów, odbijania się i szumów zasilania. W 1948 roku Claude Shannon oparł swoją teorię informacji na kwestii integralności informacji w sygnale elektrycznym w obecności szumów i zniekształceń.
W przypadku płytek obwodów drukowanych poważne obawy o integralność sygnału zaczęły się, gdy czasy przejścia (narastania i opadania) sygnału stały się porównywalne z czasem propagacji przez płytkę, mniej więcej wtedy, gdy szybkości przekraczały kilkadziesiąt MHz. Początkowo tylko największe lub najszybsze sygnały wymagały szczegółowej analizy lub projektu. Wraz ze wzrostem prędkości metody analizy integralności sygnału i związane z nimi praktyki wpływały na rosnący udział sygnałów. W nowoczesnych obwodach, przy częstotliwości powyżej 100 MHz , trzeba zbadać prawie wszystko.
W przypadku układów scalonych miniaturyzacja reguł grawerowania spowodowała, że analiza SI stała się konieczna. Na początku współczesnej ery VLSI projektowanie i rozmieszczenie cyfrowych obwodów chipowych było procesem ręcznym. Wykorzystanie abstrakcji i zastosowanie technik automatycznej syntezy pozwoliło projektantom na użycie języków wysokiego poziomu i zastosowanie zautomatyzowanego procesu projektowania w celu opracowania bardzo złożonych organizacji, w dużej mierze ignorując pomiary właściwości elektrycznych obwodów bazowych. Tendencja okresowego podwajania złożoności sprzętu komputerowego ( prawo Moore'a ) wysunęła na pierwszy plan efekty elektryczne w najnowszych systemach technologicznych. Wraz ze zmniejszeniem rozdzielczości grawerowania poniżej 0,25 µm , opóźnienia transmisji stały się co najmniej tak samo ważne, jak opóźnienia bramek logicznych. Należało to wziąć pod uwagę, aby zapewnić przestrzeganie czasów synchronizacji. W przypadku nanotechnologii o wielkości 0,13 µm i mniejszych niezamierzone interakcje między sygnałami, takie jak przesłuch, stały się ważnym zagadnieniem w projektowaniu cyfrowym. W przypadku tych technologii wydajności i dokładności projektu nie można osiągnąć bez uwzględnienia wpływu hałasu .
Pozostała część tego artykułu dotyczy głównie integralności sygnału w nowoczesnych technologiach elektronicznych. Jednak zasady integralności sygnału nie ograniczają się do obecnej technologii. Integralność sygnału istniała na długo wcześniej i będzie trwać tak długo, jak będzie istniała komunikacja elektroniczna.
Problemy z integralnością sygnału w nowoczesnych układach scalonych (IC) mogą mieć poważne konsekwencje w sprzęcie cyfrowym:
Te awarie są bardzo kosztowne. Poniesione koszty obejmują koszty masek fotoelektrycznych , koszty inżynierskie i koszty alternatywne spowodowane opóźnionym wprowadzeniem produktu. Dlatego opracowano narzędzia do automatyzacji projektowania elektronicznego , aby analizować, zapobiegać i korygować te problemy. W układach scalonych (IC) przesłuch jest główną przyczyną problemów z integralnością sygnału. W technologiach CMOS jest to głównie spowodowane pojemnością sprzężenia. Generalnie jednak może to być spowodowane między innymi wzajemną indukcyjnością , sprzężeniem podłoża i nieidealnym działaniem bramki. Poprawki zwykle obejmują zmianę rozmiaru wzmacniaczy, odstępów między przewodami lub obu.
W obwodach analogowych projektanci zwracają również uwagę na szum ze źródeł fizycznych, takich jak szum termiczny , migotanie i śrut . Te źródła szumów stanowią z jednej strony dolną granicę najmniejszego sygnału, który można wzmocnić, az drugiej strony górną granicę użytecznego wzmocnienia.
W cyfrowych układach scalonych większość szumów w sygnale powstaje w wyniku sprzężenia spowodowanego przełączaniem innych sygnałów. Zwiększenie gęstości interkonektów fizycznie przesunęło każdy przewód bliżej sąsiadów, powodując zwiększony przesłuch między sąsiednimi sygnałami. Ponieważ wymiary obwodów zmniejszyły się zgodnie z prawem Moore'a , kilka przyczyn zaostrzyło problemy z hałasem. Najważniejsze z nich są następujące.
Powoduje to zwiększone interakcje między sygnałami i zmniejszoną odporność na zakłócenia cyfrowych obwodów CMOS. Zrobili z szumu ważną kwestię dla cyfrowych układów scalonych, którą projektanci układów cyfrowych muszą wziąć pod uwagę przed rozpoczęciem produkcji chipów. Należy zminimalizować kilka problemów.
Zwykle projektant układów scalonych powinien podjąć następujące kroki, aby zweryfikować integralność sygnału.
Nowoczesne narzędzia do sprawdzania integralności sygnału wykorzystywane w projektowaniu układów scalonych wykonują wszystkie te kroki automatycznie, generując raporty, które albo dają projektowi zielone światło, albo listę problemów do rozwiązania. Jednak takie narzędzia na ogół nie są stosowane do całego układu scalonego, ale tylko do wybranych sygnałów będących przedmiotem zainteresowania.
Po wykryciu problemu należy go naprawić. Oto kilka typowych rozwiązań problemów z układami scalonymi .
Te poprawki mogą powodować inne problemy. Kwestie te należy rozwiązać w ramach przepływów projektowych i zakończenia projektowania. Rozsądnie jest przeprowadzić ponowną analizę po zmianach projektowych.
W przypadku połączeń przewodowych ważne jest, aby porównać opóźnienie połączenia z okresem bitowym, aby zdecydować, jaki typ połączenia jest potrzebny między połączeniami o dopasowanej impedancji i bez dopasowania.
Kanał czas propagacji (opóźnienie) łączącego jest około 1 ns na 15 cm z FR-4 trzeciej płaszczyzny ( paskowej (i) ). Szybkość propagacji zależy od dielektryka i geometrii. Odbicia poprzedzających impulsów, z powodu niedopasowania impedancji, znikają po kilku odbiciach z jednego końca linii na drugi, to znaczy w skali czasu rzędu czasu propagacji. Przy niskiej przepływności echa znikają same i w połowie nie są już problemem. Dopasowanie impedancji nie jest ani konieczne, ani pożądane. Istnieje wiele typów płytek drukowanych innych niż FR-4, ale są one generalnie droższe w produkcji.
Trend w kierunku wyższych prędkości gwałtownie przyspieszył w 2004 roku wraz z wprowadzeniem standardu PCI Express przez firmę Intel. Podążając za nim, większość inteligentnych układów scalonych standardów połączeń przeszła architektoniczne przejście od równoległych magistral do połączeń serializatora / deserializatora (nie) o nazwie „kanał”. Te łącza szeregowe eliminują przesunięcie zegara równoległych szyn i zmniejszają liczbę śladów i wynikające z tego efekty sprzężenia. Jednak te zalety przekładają się na znaczny wzrost przepływności na kanałach i krótsze okresy bitowe.
Przy szybkościach transmisji danych kilku gigabitów / s projektanci łączy muszą uwzględnić odbicia spowodowane zmianami impedancji (np. Gdy ślady zmieniają poziom podczas przechodzenia przez przelotki ), szum wywoływany przez gęsto upakowane sąsiednie połączenia. ( Przesłuch ) oraz tłumienie wysokie częstotliwości spowodowane efektem naskórkowania paska metalowego i kątem strat dielektrycznych. Wśród technik tłumienia tych degradacji znajduje się przeprojektowanie projektu przelotek w celu zapewnienia dostosowania impedancji, wykorzystania sygnalizacji różnicowej i wstępnego nacisku sygnału na transmisję.
Przy tych szybkościach kilku gigabitów / s, okres bitowy jest krótszy niż czas propagacji. Echa poprzednich impulsów mogą dotrzeć do odbiornika nałożone na główny impuls i uszkodzić go. W inżynierii komunikacyjnej zjawisko to nazywane jest interferencją między symbolami . W inżynierii integralności sygnału jest to powszechnie określane jako zamknięcie w kształcie oka (odnoszące się do tak zwanego diagramu oka napotkanego w środku rodzaju śladu oscyloskopu). Gdy okres bitowy jest krótszy niż czas lotu, kluczowe jest wyeliminowanie odbić przy użyciu konwencjonalnych technik mikrofalowych, takich jak dopasowanie impedancji nadajnika do połączenia, dopasowanie sekcji między nimi, a na końcu dostosowanie połączenia do odbiornika. Możliwa impedancja interkonektów jest ograniczona przez impedancję wolnej przestrzeni ≈ (377 Ω ), przez geometryczny współczynnik kształtu i przez pierwiastek kwadratowy względnej stałej dielektrycznej wykładziny linii paskowej (zwykle FR-4, ze względną stałą dielektryczną ≈4 ). Te właściwości łącznie określają charakterystyczną impedancję śladu. Praktyczny wybór dla linii single-ended to 50 Ω i 100 Ω dla różnicowych.
Ze względu na niską impedancję wymaganą do dopasowania, ścieżki na PCB przenoszącej sygnał przenoszą znacznie większy prąd niż ich odpowiedniki na chipie. Ten silniejszy prąd wywołuje przesłuchy, głównie w trybie magnetycznym lub indukcyjnym, gdzie przesłuch byłby możliwy w trybie pojemnościowym. Aby przeciwdziałać temu przesłuchowi, projektanci cyfrowych płytek drukowanych muszą mieć świadomość nie tylko zamierzonej ścieżki dla każdego sygnału, ale także ścieżki powrotnej prądu sygnału dla każdego sygnału. Sam sygnał i ścieżka jego prądu zwrotnego mogą również generować przesłuch indukcyjny. Pary śladów różnicowych pomagają zmniejszyć te efekty.
Trzecia różnica między połączeniami na chipie i połączeniach chip-chip dotyczy przekroju przewodu sygnałowego. Przewodniki obwodu drukowanego są znacznie większe i mają typową szerokość co najmniej 100 µm . Ślady obwodu drukowanego mają niską rezystancję szeregową (zwykle 0,1 Ω / cm ) w prądzie stałym. Jednak składowa impulsu o wysokiej częstotliwości jest tłumiona przez dodatkową rezystancję spowodowaną efektem naskórkowania i kątem strat dielektrycznych związanym z materiałem obwodu drukowanego.
Główne wyzwanie często zależy od charakteru projektu: aplikacja konsumencka zdominowana kosztami lub aplikacja infrastrukturalna oparta na wydajności. W pierwszym przypadku wymaga to zwykle dokładnej kontroli po koncepcji za pomocą symulatora elektromagnetycznego (in), aw drugim optymalizacji projektu przy użyciu oprogramowania SPICE i symulatora kanału.
Poziomy szumów w śladzie lub sieci są w dużym stopniu zależne od wybranej topologii routingu. W topologii punkt-punkt sygnał jest kierowany bezpośrednio z nadajnika do odbiornika. Dotyczy to między innymi PCIe , RapidIO , GbE , DDR2 / DDR3 / DDR4 DQ / DQS. Topologia punkt-punkt stwarza mniej problemów z integralnością sygnału, ponieważ linie T, które są dwukierunkowym podziałem śladu, nie wprowadzają dużych niedopasowań impedancji.
W przypadku interfejsów, w których kilka komponentów odbiera ten sam sygnał z tej samej linii, na przykład w konfiguracjach z płytą montażową, linia musi być podzielona w określonym miejscu, aby obsługiwać wszystkie odbiorniki. Na niektórych odcinkach należy spodziewać się asymetrii impedancji. Interfejsy wieloskładnikowe obejmują interfejsy LVDS , banki poleceń / adresów pamięci RAM DDR2 / DDR3 / DDR4, magistralę RS485 i CAN . Dwie główne istniejące topologie wieloskładnikowe to struktura drzewiasta i przelot .
Istnieją specjalne narzędzia EDA , które pomagają inżynierowi wykonać wszystkie te kroki na każdym sygnale w projekcie. Narzędzia te zgłaszają problemy i weryfikują, czy projekt jest gotowy do produkcji. Aby wybrać najbardziej odpowiednie narzędzie do konkretnego zadania, należy wziąć pod uwagę cechy każdego z nich, takie jak pojemność (liczba węzłów lub elementów), wydajność (prędkość symulacji), precyzja (w którym momencie modele są prawidłowe), zbieżność (jak ważny jest solver), pojemność (między innymi nieliniowe lub liniowe, zależne od częstotliwości lub niezależne) i łatwość użycia.
Projektant komponentów w układach scalonych lub obwodach drukowanych eliminuje problemy z integralnością sygnału, stosując kilka technik.
Każda z tych poprawek może powodować inne problemy, które będą musiały zostać rozwiązane w ramach przepływu projektowania i zamknięcia projektu .
„… przy ciągłym wzroście częstotliwości taktowania obwodów cyfrowych, dziedziny RF i obwodów cyfrowych są teraz ściślej powiązane niż kiedykolwiek wcześniej. "