Verilog-AMS jest pochodną języka opisu sprzętu Verilog . Zawiera rozszerzenia sygnałów analogowych i sygnałów mieszanych (AMS) w celu zdefiniowania zachowania systemów sygnałów analogowych i mieszanych.
Standard Verilog-AMS został wprowadzony z zamiarem umożliwienia projektantom systemów sygnałów analogowych i mieszanych oraz układów scalonych tworzenia i stosowania modułów, które zawierają opisy zachowań na wysokim poziomie, a także opisy strukturalne systemów i komponentów.
Verilog-AMS definiuje znormalizowany w branży język modelowania dla obwodów sygnałów mieszanych . Zapewnia semantykę zarówno ciągłą, jak i modelowania zdarzeń. Dlatego nadaje się do obwodów analogowych, cyfrowych i mieszanych.
Należy zauważyć, że Verilog nie jest językiem programowania. Jest to język opisu sprzętu.
Odporność można opisać Verilog-AMS w następujący sposób:
// Ideal resistance `include "disciplines.vams" module resistor (p, n); parameter real r=0; // resistance (Ohms) inout p, n; electrical p, n; analog V(p,n) <+ r * I(p,n); endmodule
Idealny przełącznik można opisać w Verilog-AMS w następujący sposób: