Układ scalony (lub pakiet ) to obudowy zarówno połączenie elektryczne i mechaniczne interfejsu pomiędzy chipem do układu scalonego i obwodu drukowanego . Zwykle jest wykonany z tworzywa sztucznego , czasem z ceramiki , rzadziej z metalu . Niektóre pudełka mają przezroczyste okienka umożliwiające np. Wymazywanie pod wpływem promieniowania ultrafioletowego niektórych pamięci ( EPROM ).
Pudełko ma różne funkcje:
Połączenie między komponentem a puszką można wykonać na dwa sposoby:
Istnieje kilka cieszących się międzynarodową renomą organizacji normalizacyjnych zajmujących się klasyfikacją obudów podzespołów elektronicznych: JEDEC , EIAJ ( Stowarzyszenie Przemysłu Elektronicznego Japonii ), Normy Mil ( normy wojskowe USA), SEMI (en) ( Instytut Półprzewodników i Materiałów ), ANSI / IPC ( Łączenie i Pakowanie standardów obwodów elektronicznych ).
W JEDEC standard określa rodzin: BGA , CGA , słońce, DIP , DSO, DSB, LGA , PGA , QFF, QFJ, QFN , QFP , SIM, SIP , SOF, soj, ITS, proszę, UCI, WLB, zip.
Poszczególne pola są definiowane według kilku parametrów.
TS – P DSO 2 – 44(50) / 5.3x10.2-1.27 -- - --- - ------ ------------- | | | | | | | | | | | Informations supplémentaires | | | | Nombre de broches | | | Différenciation supplémentaire pour les boîtiers SOJ/SON/DSO | | Famille (3 lettres obligatoires) | Matériau Fonctions spécifiques (0-6 lettres)Jest to podstawowy kod definiujący rodzinę skrzynek: cylindryczny ( CY ), przycisk ( DB ), tablica siatki ( GA ), moduł IM In-Line ( IM ), pakiet IP In-Line ( IP ), Press-Pack / Press- Fit ( CP / PF , wciskanie obudowy bez lutowania), quad flatpack ( QF , piny ze wszystkich 4 stron obudowy), mały zarys ( SO , piny po 2 przeciwległych stronach obudowy), pionowy SMD ( VP ), Die / Wafer Enclosure ( DS / WL ), Kołnierz Góra ( FM ), wydłużonym kształcie ( LF ), Microelectronic Assembly ( MA ), Nail Góra ( PM ), Specjalny Enclosure ( SS ), Unclassified Enclosure ( UC ).
Pewne nietypowe funkcjonalności są określone przez klasyfikację JEDEC w postaci przedrostka składającego się z od 0 do 6 liter, po których następuje myślnik, znajdujemy w szczególności okienka optyczne ( C ), matryce ułożone w tym samym pudełku ( A , zestaw pakietów), ciepło zlewozmywaki ( H ), a także kody wysokości obudowy lub odstępu między pinami, gdy nie są one zgodne z normą.
W klasyfikacji JEDEC można znaleźć przypadki ceramicznej ( C po zamknięciu przez metal, G po zamknięciu ze szkła), przypadki metali ( M ), w formowanego tworzywa sztucznego ( P ), w silikonie ( S ) lub w taśmę. Poliimid ( T ). Ta litera jest zwykle w przedrostku.
Kształt pinów jest kodowany przez standard JEDEC w postaci litery ogólnie jako przyrostek: Znajdujemy kulki ( B ), zakrzywione nogi ( C , na przykład skrzynka PLCC ), Skrzydło mewy ( G , takie jak w puszkach SOIC ), J-Bend, L-Bend, S-Bend, J-inverted, uszy do lutowania drutów ( D , H ), płaskie ( F ), izolowane ( I ), bez nóżek ( N , z polami lutowniczymi) takie jak QFN ), przez końcówki ( P , T ), szybkie wkładanie ( Q , na przykład dla przekaźników elektromechanicznych), owijkę ( W ), wyjście przewodowe ( W ) lub przykręcane ( Y ).
Szpilki P.
Kulki B.
Zakrzywione nogi C
Bez nóg N.
Skrzydło mewy G.
J-Bend J.
Kołki „ przelotowe ” T
Zawijanie W.
Skrzydlaty D.
Szybka wkładka Q
Śruba Y
Standard JEDEC definiuje przedrostek reprezentujący położenie pinów w stosunku do obwodu:
Pojedyncze S
Podwójne D
Quad Q
Zig-zag Z
W elektronice jak w elektrotechnice , pinout składnika opisuje rolę każdego z kołków o złączu lub komponentu, od najprostszych do najbardziej złożonych układów scalonych . Termin pinout jest synonimem schematu połączeń .
Pinout jest mniej lub bardziej złożony:
Różne typy pakietów układów scalonych wywołują bardzo różne wyprowadzenia.
Większość układów scalonych ma co najmniej dwa piny podłączone do „szyny zasilającej” obwodu, na którym są zainstalowane.
Pozytywny podłączenia zasilania oznaczone są nazywane , lub V, S + . Ujemny zacisk zasilania oznaczone są nazywane , lub V S .
Podwojony znak, który znajduje się w indeksie litery V, odnosi się do nazwy pinu tranzystora, do którego zwykle będzie podłączony ten zasilacz. Tak więc nazwy i są na ogół zarezerwowane dla bipolarnych ChNP, podczas gdy nazwy i są ogólnie zarezerwowane dla ChNP wywoływanych przez pole .
Litera C oznacza, że zasilacz jest podłączony do kolektora tranzystora bipolarnego, natomiast litera E oznacza, że zasilacz jest podłączony do emitera tranzystora bipolarnego. D of odnosi się do drenu tranzystora polowego, podczas gdy S of odnosi się do źródła tego samego tranzystora.
Technika mostkowania prowadzi do pojawienia się obwodów RLC, których charakterystyka nie jest bez znaczenia dla elementów pracujących z dużą częstotliwością . Modele symulacji IBIS lub SPICE uwzględniają ten parametr.
Oto pogląd na charakterystykę standardowego mostkowania przy użyciu złotych drutów o średnicy 25,4 µm:
Funkcja | Wartość dla L = 2 mm |
Wartość dla L = 5 mm |
---|---|---|
Odporność | 0,103 Ω | 0,257 Ω |
Indukcyjność | 1,996 nH | 5,869 nH |
Pojemność | 0,122 pF | 0,242 pF |
Wzajemna indukcyjność | 0,979 nH | 3,318 nH |
Wzajemna zdolność | 26,1 fF | 48,8 fF |
Ta charakterystyka jest bardzo ważna w elektrotechnice , ale także w elektronice cyfrowej . Współczynnik rozpraszania obudowy może określać pewne cechy, które są związane z temperaturą, takie jak szybkość działania procesora lub prąd przełączania tranzystora .
Skrzynki mogą być tak zaprojektowane, aby ograniczały promieniowanie elektroniczne otaczającego je elementu (atakującego) lub przeciwnie, ograniczały wpływ środowiska zewnętrznego na ich działanie (ofiara). Niektóre sektory działalności, takie jak aeronautyka , sektor kosmiczny lub motoryzacyjny, prowadzą bardzo obszerne badania nad charakterystyką elektromagnetyczną skrzynek elektronicznych.